1. 다양한 디지털 회로 설계방법론에 따라 동일한 예제를 설계하는 흐름을 설명하고 있다. 본 교재가 제시하는 설계방법론은 크게 세 가지로 구분된다. 첫째는 논리회로도편집기를 이용한 수동설계 방식, 둘째는 VHDL 언어로 레지스터 전송수준의 동작을 모델링하여 검증하고 합성 툴로 자동 생성하는 설계방식, 마지막으로 VHDL과 C를 혼용하여 검증하는 방식이다.

2. 실습용 CAD 툴로는 한국전자통신연구원이 개발한 LODECAP을 사용한다. LODECAP은 ETRI가 주관하고 국내 대학의 CAD 전문가에게 위탁하여 지난 10여년 동안 개발한 툴들로 집약된 ASIC/FPGA 논리회로 설계용 CAD 시스템이다. 

3. 예제회로 설계와 관련된 설명은 기본도우미, 실습도우미, 전문도우미로 구분한다. 기본도우미는 회로설계에 필요한 가장 기본이 되는 지식에 대하 요약 설명이다. 실습도우미는 예제회로 설계의 각 단계를 설명한다. 전문도우미는 LODECAP이나 회로설계와 관련하여 보다 깊이있는 지식을 전달한다.

4. 동일한 예제회로 한 가지를 선택하여 각 설계방식에 따라 고유한 설계흐름에 따라 예제회로를 설계하고 검증하는 과정을 풍부한 그림과 함께 설명함으로써 독자로 하여금 논리회로의 동작을 처음 한 번만 이해하고 이후로는 설계방법 파악에 노력을 집중하면 되도록 구성하였다.